《半导体产业人才发展指南》对国内国际半导体行业现状、从业人员需求和半导体人才培养建设方面的指南，在人才发展方面给出了建设性意见；《了不起的芯片》是一本芯片科普书，写的很一般，泛泛而谈，不推荐。本文为上述两本书读书笔记。

半导体产业人才发展指南

对有入行半导体行业想法的朋友们：
本书有行业现状，半导体设计、制造、封装、设备、EDA企业分布与架构，岗位图谱、薪资分布、招聘需求，从业发展路径与晋升通道，入职培训方案，考评体系（雷达图）。对了解行业，找准定位，明确发展目标及路径十分关键，是不折不扣的导学指南。
对半导体行业的从业者，尤其是人力资源专员和管理层：
本书有国家半导体产业政策（特别是十四五规划中集成电路内容汇总），半导体相关高校的人才培养情况，半导体从业人员能力体系（人才雷达图）与晋升架构，产业人才培养方案和培训体系，海内外人才引进参考。对宏观政策引导，高校培养现状和企业管理方式都有所启发。
以上总结摘自书评。

第1章　半导体产业状况

半导体产业发展区域差异明显，亚太地区成为引领全球半导体产业发展的重要引擎。
半导体产品主要分为集成电路、分立器件、光电子器件及传感器四类，其中集成电路(IC)主要包含逻辑芯片、存储器、微处理器、模拟集成电路。集成电路多年占据全球半导体产品市场首位，具有至关重要的地位。
全球半导体产业可分为EDA/IP、芯片设计（逻辑、DAO、存储）​、半导体制造设备、半导体材料、晶圆制造（前道晶圆制造、后道封装测试）五大细分市场。
EDA/IP处于半导体产业链的最前端，虽然其在全球半导体供应链中占比很小，但在价值链上却举足轻重，被称作半导体“皇冠上的明珠”​，撬动了几千亿美元的半导体产业。美国在半导体产业“皇冠上的明珠”EDA/IP细分市场上独占鳌头，市占率高达72%。在半导体制造设备细分市场，美国依旧占据了主导地位。
在半导体材料细分市场，中国台湾地区为全球提供了23%的半导体材料，是全球第一大半导体材料地区；其次是中国大陆地区，市占率为19%，韩国第三，市占率为17%。美国在这一细分市场占比仅为10%。
在前道晶圆制造方面，中国大陆地区占据了主要市场份额，市占率为21%；其次是中国台湾地区、韩国和日本，2021年市占率分别为19%、17%和16%。美国在这一方面占比仅为11%。目前全球封装和测试工厂主要集中在中国大陆地区和中国台湾地区，中国占据了全球晶圆后道封装测试最主要的市场份额。
技术发展趋势：已发展到“后摩尔时代”​，不再仅仅是依靠减少特征尺寸提升集成度和性能，而是考虑其性能/功耗的比值标尺。半导体技术发展势态分为四个方向，即延续摩尔、扩展摩尔、超越摩尔、丰富摩尔。
世界半导体产业结构比较合理的比例是3:4:3（设计：制造：封测）​，我国的半导体产业结构还有待进一步的完善。在半导体设计和制造环节，我国和世界顶尖水平差距较大，特别是在制造领域最为薄弱，而封测环节则为我国半导体产业三大领域最为强势的环节，现在已经有三家半导体封测公司跻身全球前十大封测公司行列。
我国的半导体芯片公司也与全球其他半导体公司一样，依据其生产设计及制造能力不同而划分三种产业模式：IDM（Integrated Device Manufacturer，集成设备制造商，是一种集芯片设计、制造、封装、测试和销售等多产业链环节于一体的一条龙产业模式。世界上拥有这种能力的企业并不多，较为典型的代表为英特尔、三星等公司。）​、Fabless（俗称无晶圆厂，它是一种只从事芯片设计与销售，而不涉及制造、封装和测试等环节的产业模式。我国这种模式企业的典型代表有：海思、韦尔股份、卓胜微、汇顶科技、兆易创新等公司。）和Foundry（即常说的芯片制造代工厂，它是一种只负责芯片制造、封装或测试的其中一个环节，不负责芯片设计环节的产业模式。我国这类企业典型代表有：中芯国际、华虹宏力等。）。
我国半导体设计公司主要分布在长三角、珠三角、北京等主要大城市集中地区。
根据《中国半导体封装行业发展趋势分析与投资前景研究报告（2023—2030年）​》​，迄今为止全球集成电路封测行业可分为五个发展阶段，自第三阶段起的封装技术统称为先进封装技术。当前，我国封装企业大多以第一、第二阶段的传统封装技术为主，例如DIP、SOP等，产品定位中低端；而全球封装业的主流技术术处于以CSP、BGA为主的第三阶段，并向以系统级封装(SiP)、倒装焊封装(FC)、芯片上制作凸点(Bumping)为代表的第四阶段和第五阶段封装技术迈进。先进封装技术更迎合集成电路微小化、复杂化和集成化的发展趋势，是封测产业未来的发展方向。
半导体设备主要用于集成电路的制造和封装测试两个流程，分为晶圆加工设备、检测设备和封装设备，以晶圆加工设备为主，占全部设备比重超过80%，检测设备在晶圆加工环节（前道检测）和封测环节（后道检测）均有使用。我国的半导体设备明显落后于美国、荷兰、日本等国家，综合国产化率不足20%，供给和需求严重不匹配，国产替代、自主可控需求迫切。
根据工艺过程，半导体材料可以分为制造材料和封装材料。制造材料主要包括衬底、光掩模、光刻胶、湿电子化学品、电子特气、溅射靶材、CMP材料等，主要用于晶圆制造环节。封装材料主要包括基板、引线框架、键合丝、塑封材料、粘晶材料、底部填充料、锡球等，主要用于晶圆封装环节。
IP（Intellectual Property，知识产权）核是一段具有特定电路功能的硬件描述语言程序，是指在集成电路设计中那些已验证的、可重复利用的、具有某种确定功能的、具有自主知识产权功能的设计模块，其与芯片制造工艺无关，可以移植到不同的集成电路工艺中。EDA（Electronic Design Automation，电子设计自动化）是指利用计算机辅助设计软件（CAD等）​，来完成超大规模集成电路(VLSI)芯片的功能设计、综合、验证、物理设计（包括布局、布线、版图、设计规则检查等）等流程的设计方式。EDA软件作为集成电路领域的上游基础工具，贯穿于集成电路设计、制造、封测等环节，是集成电路产业的战略基础支柱之一，缺少EDA就难以进行芯片的设计、研发和生产。
华大九天为国产EDA行业龙头，概伦电子、广立微、国微集团、芯和半导体、芯华章、芯愿景等EDA公司在部分领域具备竞争力。
在后摩尔时代，我国头部封测公司已经在先进封装领域全面布局，重点发展系统级(SiP)、晶圆级和2.5D/3D等先进封装技术，并实现大规模生产。

第2章　半导体产业人才状况

我国目前主要有四个半导体集成电路产业集聚区，分别是以北京为中心的京津冀地区，以上海为中心的长三角地区，以成都、武汉、西安为中心的中西部区域，以及以深圳、广州为中心的珠三角地区（包括粤港澳大湾区）​。福建地区这几年也随着国家政策、地方政府的重视，呈现较快发展势头。
从设计一款芯片的基本流程来看，一般步骤是明确芯片的需求（功能和性能）之后，先由架构工程师设计架构，得出芯片设计方案，前端设计工程师形成RTL（Register Transfer Level，寄存器传输级）代码，验证工程师进行代码验证，再通过后端设计工程师和版图工程师生成物理版图。设计环节到此为止，后面则是制造和封测环节。物理版图以GDSII的文件格式交给Foundry工厂（如台积电、中芯国际这类公司）在晶圆硅片上做出实际的电路，再进行封装和测试，就得到了芯片。
从半导体设计、制造、封测来看，设计对于技术积累与人才的要求最高；制造对于资本的投入有巨大的要求，目前更是呈现强者恒强的局面；而封测对于资本与人才的要求相对较低，并且对人工成本更为敏感。
封测行业位于集成电路产业链末端，是劳动密集型行业。作为我国半导体领域优势最为突出的子行业，在当前国产半导体产业链中，国产化程度最高、行业发展最为成熟。相对半导体设计、制造领域来说，技术壁垒、对人才的要求相对较低，是国内半导体产业链与国外差距最小的环节。

第3章　半导体产业与人才政策

2014年至今，直到2014年，我国决定要把集成电路上升到国家战略的高度，包括成立工作领导小组、集成电路和软件所得税优惠政策，设立国家大基金一、二期等，主要是从市场+基金方式全面鼓励和支持半导体产业的自主可控，半导体集成电路产业发展从此进入了新阶段。
从我国半导体产业政策对技术的重点关注方向来看，我国半导体产业政策经历了从“八五”计划加强电子工业专用材料研制和生产至“十四五”规划集中优势资源攻关关键元器件零部件和基础材料的转变。
根据“十四五”规划，​“十四五”期间，我国将支持北京、上海、粤港澳大湾区发展集成电路，建设北京怀柔、上海张江、大湾区、安徽合肥等综合性国家科学中心，支持有条件的地方建设区域科技创新中心。

第4章　半导体产业从业人员能力体系

本书仅介绍以半导体集成电路设计、制造工艺、封装测试产业链为主的半导体产业从业人员能力体系，我们称为DMP-Based(Design、Manufacturer、Package Testing-Based)。
半导体产业更需要长期、稳定的人才从事相关岗位的工作，既首先要“坐得住”​，至少三五年，同时又要“做得长”​，才会“守得云开见月明”​。专业能力强、专业素质好、技能水平高的人才，正是半导业产业发展以及在实际工作中适用和急需的人才。
对学生或员工来说，注重于清晰了解半导体产业的方向和要求：1)在半导体产业整体通道中，我在哪里？2)我可以往哪里走（发展）​？3)去往那里的要求是什么（标准/要求）​？从而推动员工有效选择并主动追求职业成长，同时也推动高价值员工的留用。
制造类产业人才岗位主要包括设备工程师(Equipment Engineer，EE)、制程工程师(Process Engineer，PE)、制程整合工程师(Process Integration Engineer，PIE)、产品工程师(Product Engineer，PDE)、良率提升工程师(Yield Engineer，YE)、操作员等，其中按照芯片制程最重要的四大工序扩散、薄膜、刻蚀、光刻，从事这四大工序的制程工程师又包括薄膜工艺工程师、扩散工艺工程师、光刻工艺工程师、刻蚀工艺工程师等岗位，由于这四项工艺技术在芯片生产和加工过程是最重要的工艺，都需要较强的专业和技术背景，如果从职业前途来看，刻蚀工艺工程师最有机会做到管理层。此外，质量工程师(Quality Engineer，QE)、可靠性工程师(Reliability Engineer，RE)、测试工程师(Testing Engineer，TE)、客户工程师(Customer Engineer，CE)等都是芯片制造工厂中很重要的岗位和职位，其职业方向一般也是工程师到主管、再到部门经理这样的管理路线，技术路线即从一般工程师到高级工程师再到资深专家。
芯片封测分为封装和测试两个子类，同时也会涉及很多配套的产业，包括封装的原材料、封装设备和测试设备等。芯片封测的人才来源主要是电子类相关专业、计算机专业、电气工程及自动化专业、机械专业等。
以一家标准的FAB厂为例，其核心岗位部门包括：工艺整合、厂务、扩散、光影、刻蚀、薄膜、IT、良率提升和制造部。因为FAB工厂是24小时运作的半导体代工模式，上班时间一般为机台运行后，PE/EE有白天、小夜、大夜的轮班制（现在普遍是12小时白班和夜班，无小夜班）​，PE与EE大部分工作的特性是相类似的，工作强度非常大。PIE因在FAB厂里面工作的绝对时间要远少于PE和EE，所以表面上看起来要比PE/EE都轻松。但实际上PIE要对整个制程负责，而EE和PE只是负责一段制程，所以PIE要面对的工艺、设备和人更加广泛而复杂。一般来讲，文科的毕业生可以申请FAB代工厂的人资、法务、文秘、财会、贸易进出口、采购、公关之类的职位，但因为是非一线部门，所以薪酬高度有限。材料、物理类的毕业生做PE的比较多，工程类的毕业生做EE的居多，电子类的毕业生选择做PIE的比较多，但如前面所述，需要有一定的基层历练经验，也可以选择去做PDE。但FAB代工厂的岗位选择并非终身制，如上所述，从业者都可以根据自己的兴趣和职业发展规划、规律，结合自身条件和机会，选择不同的职业发展路线。
尽管年轻的半导体集成电路人才在不断涌现，从业人员增加，但很多半导体人才尤其是优秀人才在毕业后往往会选择集成电路芯片设计行业而并非芯片工艺研发、晶圆和芯片制造，导致从事芯片工艺研发、制造的人员数量和质量明显不足。其原因主要是集成电路芯片设计行业在很多人眼中是典型的“白领”​，有良好的工作环境，而工艺研发和晶圆（芯片）制造行业则由于要求的工作环境必须是超净的，而且工作地点往往是在工厂或车间里，且劳动强度大，在很多人眼里是一份看似“蓝领”的工作。这使得从事工艺研发和制造的从业人员，多是来自相邻学科，如材料、化学、机械等，真正来自微电子专业的人员数量较少，从专业基础和构成来说，我国芯片工艺研发和制造人员的数量和水平存在一定不足。

第6章　半导体产业从业人员技能提升培训体系与知识更新工程

从人才需求的角度来看，国内芯片行业人才普遍存在缺口，主要涉及设计人才、研发人才、企业管理人才、各制造工序的高技能制造人才等，还包括操作技能类人才、封装技能类人才、设备维护技能类人才等。除此之外，半导体产业还需要各类管理人才、运营人才和具备专业能力及全球视野的高级领军人才，包括先进的半导体装备制造、新型半导体材料的研究等方面的人才，都是制约我国半导体集成电路产业发展的主要因素之一。
企业在培训过程中，往往会出现以下三种情况：一是过分看重技能人才投入的短期收益而忽视人才技能提升的长期效益，在用工过程中存在“重使用、轻培养”的现象；二是经营者受员工的流动性成本影响，在培训中仅注重开展新录用人员岗位培训，而对企业职工岗位技能提升培训甚至高技能人才培训投入较少；三是部分企业未制定职业培训规划，员工培训缺乏系统性和长期性，培训结束后缺乏巩固提升的过程，培训效果得不到有效保障。
岗位胜任力的定义为：员工履行好岗位职责和要求所需具备的专业技能、专业知识以及个性特质等，是员工胜任某岗位的必要要素。半导体产业从业人员技能提升培训首先要明确核心诉求，建立所需人员的能力模型。通用素质、专业技能、管理能力三个方向，是半导体企业培训基本的出发点。技术研发类岗位的通用知识主要包括半导体企业知识、产品知识、知识产权知识以及专业技术知识四个方面。

第8章　半导体产业人才培养与发展的思考和展望

我国半导体产业发展的核心之一就是构建新型人才培养机制。这需要产业界、科研界、教育界的协同合作。我国的半导体产业链“链而不畅”；产业链“链而不畅”​；中小微公司和产业“群众”被忽视。
我国半导体产业的发展首先必须立足自身的人才培养，否则根本解决不了系统性的问题。建议措施是可通过行业协会和产业联盟等组织，形成行业内的规范和约束，制约企业之间对领军人才的恶性竞争，尤其是区域范围内，使有条件的企业注重和加强自己的领军人才培养，为可能成为领军人才的苗子提供优质资源，促进其尽快成长；加大高端领军人才的引进力度，地方政府应制定超常规的政策，吸引有志自主创新创业的人才，其自身作为领军人物，作为“榜样的力量”​，可以快速聚集技术骨干和工程师，形成产业和技术高地。

了不起的芯片

未来的竞争是科技创新的竞争，而芯片是科技创新的基石，是引领新一轮科技革命和产业变革的关键，更是走向未来世界的入场券。

第一篇　芯片的前世今生

• 第1章　半导体发展简史
  什么是半导体：位于金属和非金属之间的元素，包括硼、硅、锗、砷、锑、锑、钋等，它们的导电性介于导体和绝缘体之间，我们称之为半导体。根据组成元素的不同，目前主流的半导体材料可以分为两类：一类是由单一元素构成的，如硅(Si)、锗(Ge)等，我们称之为元素半导体；另一类是由两种及以上元素构成的，如砷化镓(GaAs)、碳化硅(SiC)、氮化镓(GaN)等，被称为化合物半导体。半导体也可以根据掺杂剂的种类进行分类。完全不含任何杂质且无晶格缺陷的纯净半导体称为本征半导体(Intrinsic Semiconductor)；而根据掺杂元素的不同，可以将半导体分为N型或P型半导体。
  半导体和集成电路、芯片之间的区别：半导体主要有四个组成部分：集成电路、光电器件、分立器件、传感器。由于集成电路又占了器件80%以上的份额，因此在概念上，集成电路通常等价于半导体。按照产品种类的不同，集成电路主要分为四大类：微处理器、存储器、逻辑器件、模拟器件，我们将它们统称为芯片。
  为什么半导体适合做芯片：半导体的四个基本特性，即热敏效应、光生伏特效应、光电导效应、整流效应。半导体材料用于制作芯片不仅依靠其独特的电学性质和光学性质，还依赖于它独特的力学性质、热学性质、能带结构等。
• 第2章　三分天下的指令集
  指令集(Instruction Set Architecture，ISA)，又可以称为指令集架构，是指拥有处理器结构的芯片（如CPU）中用来计算、存储、控制计算机系统的一套指令的集合。在CPU架构设计之初就要进行指令集的设计，因为指令集决定了CPU能够做什么以及如何做。除此之外，指令集也决定了CPU支持的数据类型、运行模式、硬件如何管理及访问内存、关键特性（如虚拟内存）等。
  指令集通常可以分为两大类，一类是以x86为代表的复杂指令集(Complex Instruction Set Computer，CISC)，另一类是以ARM、RISC-V为代表的精简指令集(Reduced Instruction Set Computer，RISC)。目前，采用x86指令集架构的CPU主要有英特尔和AMD两家公司。ARM(Advanced RISC Machines)在业界有多种含义，首先ARM是一家公司的简称，其次ARM是一系列处理器的统称，同时ARM也是一种精简指令集架构（ARM指令集架构具有体积小、功耗低、成本低、性能高等特点）。RISC-V指令集包含两部分，一部分是基本整数指令子集，另一部分是扩展指令子集。在任何一款芯片中，都必须包含基本整数指令子集，扩展指令子集则是按需选择的。x86主要用于个人电脑、工作站、服务器等领域；ARM主要用在智能手机，平板电脑、AIoT等产品中；RISC-V在AIoT、微处理器等领域应用较多。

  第二篇　一颗芯片的诞生

• 第3章　高深且艺术——芯片设计面面观
  芯片设计主要分为六个环节：市场调研、架构定义、前端设计及验证、可测性设计(Design for Test，DFT)、后端设计，最终交付制造厂制造。其中，SoC(System on Chip)设计会贯穿在从架构定义到后端设计的各个环节中。
  现代芯片设计中“左移”(Shift Left)的思想——对于靠后环节中可能出现的问题，在前面的环节做到尽早规避，从而节省时间和研发资源。
  EDA是电子设计自动化(Electronic Design Automation)的缩写，是指利用计算机辅助设计(Computer Aided Design，CAD)软件，完成超大规模芯片的功能设计、验证、可测性设计、后端设计等全流程的设计方式。EDA因其在半导体界具有无可比拟的重要性而被誉为“芯片之母”​，是电子设计的基石产业。新思科技、楷登电子、西门子EDA三家处于绝对的领导者地位。
  CPU出现损坏多数是由外界物理原因造成的，还有长期在超频下工作，散热性差，引起电子热迁移，进而导致CPU损坏。CPU被做成产品之前被检出缺陷（硅前与硅后阶段）：这主要依靠可测性设计和自动测试设备(Automatic Test Equipment，ATE)测试来保证，也有一些公司会做可调试性设计(Design for Debug，DFD)和可制造性设计(Design for Manufacture，DFM)。
  DFT的全称是Design for Test，是指在芯片的设计阶段插入各种用于提高芯片可测试性（包括可控制性和可观测性）的硬件电路，通过这部分逻辑生成测试向量，使测试大规模芯片变得容易，同时尽量节约时间、节省成本，DFT属于硅前设计阶段，只不过不影响芯片的功能，单纯为后续芯片测试服务。ATE测试则位于流片之后，也就是硅后阶段，主要是为了检查制造过程中的缺陷。因此，在芯片被做成成品之前，每一颗芯片都通过了量产测试，才会发给客户。
  芯片成品在使用过程中坏掉（硅的物理性质）：芯片在出厂前还要经过一项测试——“老化测试”​，是指在高低温炉中分别经过135、25、-45摄氏度等不同温度及不同时长的测试，以保证芯片的稳定性和可靠性。芯片的使用寿命分为三个阶段：第一阶段是早期失效期（初期失效）​，失效率较高，主要由制造、设计等原因造成；第二阶段是偶然失效期（本征失效）​，失效率非常低，是由器件的本征失效机制造成的；第三个阶段是损耗失效期（击穿失效）​，失效率变高。在计算机正常使用时，它处在第二阶段，所以CPU失效的概率非常低。事实上，即便某个晶体管坏了，在芯片设计中还会通过容错性设计来避免整个CPU不可用。容错性设计可以从软件和硬件两个方面来实施。
  异构集成(Heterogeneous Integration)芯片，是指将不同工艺制程、不同功能、甚至不同指令集架构的裸片封装到一颗芯片内，组成一个计算系统。异构集成需要封装、软件等技术的配合，使芯片性能实现1+1＞2的效果。除了异构集成，还有一个相似的概念叫作异质集成，是指将不同半导体材料制成的裸片封装到一个芯片中。
  人工智能芯片（AI芯片）是指专门用于处理AI应用中大量特定计算任务的芯片，或者包含AI模块的芯片。AI芯片的硬件结构是针对AI算法专门设计的，执行AI算法的速度更快、功耗更低。
• 第4章　隐秘而伟大——芯片制造
  光刻机(Lithography System)，又称掩模对准曝光机，是芯片制造流程中光刻工艺的核心设备。光刻决定了芯片的关键尺寸，在整个芯片的制造过程中，光刻占据了约35%的制造成本。光刻(Photo Lithography)工艺用于将掩模版上的几何电路图形转移到晶圆表面的光刻胶上。
  More Moore可翻译为“延续摩尔”​“后摩尔”或“深度摩尔”​，其核心含义是继续缩小晶体管的关键尺寸，进而提高单位面积或体积内的晶体管密度和性能。随着晶体管关键尺寸接近原子尺度，短沟道效应和量子遂穿效应愈发明显，所以引入了等效尺寸的概念。等效尺寸有两个发展方向：一方面是在几何维度缩小尺寸，如3D结构的芯片；另一方面是非几何维度的演进，比如用新的半导体材料来提高芯片电性能或者降低功耗等。
  More Than Moore可翻译为“超越摩尔”​，其核心理念是打破“以提高工艺制程来提高性能”的传统路线，在其他方面寻求突破，达到提升系统性能的目的。
  芯片制造流程：
  1）制造硅晶圆
  制造硅晶圆的原料是我们最常见的沙子，沙子的主要成分是二氧化硅。
  2）薄膜沉积
  第2步到第6步是需要多次重复的过程。薄膜沉积(Deposition)是指将材料薄膜沉积到晶圆表面上。
  3）光刻
  光刻是整个制造过程中最核心的一步。光刻前要在晶圆上均匀地涂上光刻胶(Photoresist)，光刻胶通常采用旋涂的方式，即边旋转、边涂抹，保证光刻胶的均匀性，将涂好光刻胶的晶圆放入光刻机中，光刻机的光源发出的深紫外(DUV)或极紫外(EUV)光透过掩模版（也称作光罩）​，将掩膜版上的电路结构图案缩小并聚焦到光刻胶图层上。光刻胶在受光后，受光区域会发生化学变化，掩膜版上的电路图形就会被刻到光刻胶图层上，此步骤称为曝光，曝光之后的步骤是烘烤和显影，目的是去除图形未覆盖区域的光刻胶，从而让印制好的电路图案显现出来，永久固定。
  4）刻蚀
  刻蚀(Etch)是指在光刻步骤完成后，用化学或物理方法有选择性地从硅片表面去除不需要的材料，只留下3D电路图。刻蚀方法主要包括湿法刻蚀(Wet Etching)和干法刻蚀(Dry Etching)。
  5）计量和检测刻蚀结束后要对晶圆进行计量和检测，确保没有误差。如果检测结果不符合预期，则应返回至光刻或者刻蚀步骤，做进一步的优化及调整。事实上，计量和检测可以贯穿整个制造流程。
  6）离子注入离子注入是指在强电场的作用下，将要掺杂的原子（如Ⅲ、Ⅴ族元素）加速射入晶圆的特定区域，再经过退火、激活杂质、修复晶格损伤等步骤，从而获得所需的杂质浓度，最终形成N区或者P区。
  7）互连互连是指将同一个芯片内各个独立的元器件，通过某种工艺连接成具有一定功能的电路模块。
  从薄膜沉积到互连这六个步骤会重复几十次甚至上百次，每重复一次，就会在晶圆上刻制一层电路，最终形成一个完整的芯片。
  8）后处理及测试封装
  对晶圆整体进行打磨、抛光等，再进行测试及封装，就可以出厂交付了！
• 第5章　慎终亦如始——芯片封装与测试

  在芯片领域有一个“十倍定律”​：从设计到制造，再到封装测试及系统级应用，发现问题每晚一个环节，芯片公司付出的维修成本就将增加十倍！

晶圆可接受度测试(Wafer Acceptance Test，WAT)，WAT的测试结果可作为晶圆交付的质量凭证，符合要求的晶圆将被送往封测厂。芯片的封装与测试通常会在一家公司内进行，这是芯片出厂前的最后两道工序，封装测试结束后得到的就是我们日常见到的芯片。
封装(Package)，是指把晶圆上切下来的裸片装配为芯片最终产品的过程。简单地说，就是把制造厂生产出来的集成电路裸片放在一块起到承载作用的基板上，引出管脚，然后固定包装为一个整体。业界会用裸片面积和封装面积的比值来衡量封装工艺的先进与否，比值越接近1，表示封装越先进，封装效率越高。先进封装将是未来中高端芯片的主流选择，2.5D封装和3D封装并不是互斥的关系，而是在不同的需求和场景下为客户提供更合适的封装方案，从而实现封装收益的最大化。
芯片测试分为两个阶段，一个是晶圆级测试，也称CP(Chip Probing)测试；另一个是最终测试，也称FT(Final Test)测试，是指把芯片封装好再进行测试。晶圆级测试的目的是在封装前就把坏的芯片筛选出来，以节省封装的成本，同时可以更直观地确定晶圆的良率。晶圆级测试可用于检查芯片制造厂的工艺制造水平。是否要做晶圆级测试，要综合考量封装成本、晶圆测试成本、工艺成熟度，以及人力资源等因素。芯片测试过程可以简单分为四类：直流参数测试、数字功能测试、内建自测试、模数/数模混合测试。
自动测试设备通常是根据使用时长来付费的，所以缩短测试时间变得尤其重要！另外，芯片在量产测试时，一般要测试百万或者千万颗芯片，如果每颗芯片节省1秒，总体缩短的时间还是很可观的。芯片测试通常在封测厂或者实验室中进行，这对环境的要求比较高，测试人员在进入封测厂或者实验室前需要戴鞋套、穿静电服等。通常先把芯片放到测试底座中，再把测试底座放到测试负载板上，接着把测试负载板放在测试机台上。测试负载板很重，可以达到20—30kg，不同大小、不同封装类型的芯片，所需的测试底座也不同，有专门负责做测试底座的厂商。一个测试负载板上面支持放多个测试底座，我们称其为site。
芯片的逻辑功能是由IC验证工程师来完成的，位于流片之前，并不依赖于测试。芯片测试中的功能测试和结构测试是运行测试向量(Pattern)，测试的是在制造过程中的芯片是否有缺陷，从而影响其功能或性能。测试工程师在编写测试项时，并不是一行一行地写代码。通常，自动测试机台的嵌入式软件会提供测试项的模板，在测试时只需要填写参数就好，但前提是测试工程师必须对此项测试足够了解。一个完备的芯片测试过程并不是靠芯片测试工程师一个人完成的，还需要设计工程师、可测性设计工程师、可靠性工程师的协助，再加之EDA工具、优秀的硬件等多方面的支持。

第三篇　中国的“芯”路历程

• 第6章　早期的中国半导体产业
  中芯国际是中国大陆芯片制造领域的佼佼者，也是最早落户上海的芯片企业之一。中芯国际得以顺利扎根离不开两个人：一个是张汝京，另一个是江上舟。
• 第7章　中国“芯”再出发
  半导体产业呈现区域集中的趋势，目前形成了以长三角、环渤海、珠三角、中西部等为核心的城市发展集群。在芯片发展领域，中国最好的城市是上海，上海最好的区域是张江。除了张江，武汉光谷、深圳、北京中关村等地区也时常被人们称作“中国硅谷”​。长三角地区的半导体发展覆盖了整个产业链，在全国处于领先地位，没有短板。环渤海地区的半导体产业是以京津为核心、以大连和青岛为两翼的布局。环渤海地区是除长三角外的半导体产业链发展最为均衡的区域，是国内半导体产业的中坚力量，未来发展潜力巨大！中西部地区的半导体产业格局是以西安、成都、重庆、武汉、长沙为核心的半导体产业集群，近年来发展速度显著加快。
  手机厂商自研芯片：华为海思、 OPPO哲库（已解散）、小米玄戒。
  互联网公司逐鹿“芯”赛道：百度昆仑、阿里巴巴平头哥、 腾讯（AI 推理芯片“紫霄”、视频转码芯片“沧海”和智能网卡芯片“玄灵”。）、字节跳动。

  第四篇　携手共创“芯”未来

  生物芯片(Biochips)是20世纪90年代中期发展起来的一项尖端技术。它以玻片、硅片、尼龙膜等材料为载体，在单位面积上高密度地排列大量的基因序列、多糖、蛋白质生物分子（也叫分子探针）​。通过在微小尺寸的芯片上集成海量的数据信息，只需一次试验即可同时检测多种疾病或分析多种生物样品。与常规芯片相比，生物芯片内部高度集成的不是晶体管，而是成千上万个网格状密集排列的生物分子。
  碳基芯片是基于碳材料制作的芯片，常见的用于制作碳基芯片的材料包括碳纳米管和石墨烯。
  量子芯片是最具有想象力的芯片探索方向之一。
  后硅时代的材料舞台：第一代半导体材料主要是指硅、锗元素等单质半导体材料。第二代半导体材料主要是指化合物半导体材料，如砷化镓(GaAs)、磷化镓(GaP)、锑化铟(InSb)等，第三代半导体材料是以碳化硅(SiC)和氮化镓(GaN)为代表的复合半导体材料，相比于第一、二代半导体材料，其优势是具有更高的禁带宽度、高击穿电压、良好的电导率和热导率，事实上，第三代半导体与第一、二代半导体材料并不是完全的迭代和替换的关系，只是应用领域有所不同。第四代半导体是以氧化镓、金刚石为代表的新型半导体材料。